Introduzione alle specifiche PCIe 5.0

• Introduzione alle specifiche PCIe 5.0

La specifica PCIe 4.0 è stata completata nel 2017, ma non è stata supportata dalle piattaforme consumer fino alla serie Rydragon 3000 da 7 nm di AMD e in precedenza solo prodotti come supercalcolo, storage ad alta velocità di classe enterprise e dispositivi di rete utilizzavano la tecnologia PCIe 4.0.Sebbene la tecnologia PCIe 4.0 non sia ancora stata applicata su larga scala, l'organizzazione PCI-SIG ha sviluppato da tempo una PCIe 5.0 più veloce, la velocità del segnale è raddoppiata dagli attuali 16GT/s a 32GT/s, la larghezza di banda può raggiungere 128GB/s. s e le specifiche della versione 0.9/1.0 sono state completate.La versione v0.7 del testo dello standard PCIe 6.0 è stata inviata ai membri e lo sviluppo dello standard è sulla buona strada.Il pin rate di PCIe 6.0 è stato aumentato a 64 GT/s, ovvero 8 volte quello di PCIe 3.0, e la larghezza di banda nei canali x16 può essere maggiore di 256 GB/s.In altre parole, l'attuale velocità di PCIe 3.0 x8 richiede solo un canale PCIe 6.0 per essere raggiunta.Per quanto riguarda la versione 0.7, PCIe 6.0 ha raggiunto la maggior parte delle funzionalità originariamente annunciate, ma il consumo energetico è ulteriormente miglioratod, e lo standard ha recentemente introdotto la configurazione di potenza L0p.Naturalmente, dopo l'annuncio nel 2021, PCIe 6.0 potrà essere disponibile in commercio non prima del 2023 o 2024.Ad esempio, PCIe 5.0 è stato approvato nel 2019, e solo ora ci sono casi applicativi

Rispetto alle specifiche standard precedenti, le specifiche PCIe 4.0 sono arrivate relativamente tardi.Le specifiche PCIe 3.0 sono state introdotte nel 2010, 7 anni dopo l'introduzione di PCIe 4.0, quindi la durata delle specifiche PCIe 4.0 potrebbe essere breve.In particolare, alcuni fornitori hanno iniziato a progettare dispositivi a livello fisico PCIe 5.0 PHY.

L'organizzazione PCI-SIG prevede che i due standard coesistano per un certo periodo e che PCIe 5.0 venga utilizzato principalmente per dispositivi ad alte prestazioni con requisiti di throughput più elevati, come Gpus per AI, dispositivi di rete e così via, il che significa che PCIe 5.0 è è più probabile che appaiano in data center, reti e ambienti HPC.I dispositivi con requisiti di larghezza di banda inferiori, come i desktop, possono utilizzare PCIe 4.0.

Per PCIe 5.0, la velocità del segnale è stata aumentata da 16GT/s di PCIe 4.0 a 32GT/s, utilizzando ancora la codifica 128/130, e la larghezza di banda x16 è stata aumentata da 64 GB/s a 128 GB/s.

Oltre a raddoppiare la larghezza di banda, PCIe 5.0 apporta altre modifiche, modificando il design elettrico per migliorare l'integrità del segnale, la retrocompatibilità con PCIe e altro ancora.Inoltre, PCIe 5.0 è stato progettato con nuovi standard che riducono la latenza e l'attenuazione del segnale su lunghe distanze.

L'organizzazione PCI-SIG prevede di completare la versione 1.0 delle specifiche nel primo trimestre di quest'anno, ma può sviluppare standard, ma non può controllare quando il dispositivo terminale verrà introdotto sul mercato e si prevede che il primo PCIe 5.0 i dispositivi debutteranno quest'anno e altri prodotti appariranno nel 2020. Tuttavia, la necessità di velocità più elevate ha spinto l'ente standard a definire la prossima generazione di PCI Express.L'obiettivo di PCIe 5.0 è aumentare la velocità dello standard nel più breve tempo possibile.Pertanto, PCIe 5.0 è progettato per aumentare semplicemente la velocità allo standard PCIe 4.0 senza altre nuove funzionalità significative.

Ad esempio, PCIe 5.0 non supporta i segnali PAM 4 e include solo le nuove funzionalità necessarie per consentire allo standard PCIe di supportare 32 GT/s nel più breve tempo possibile.

Sfide hardware

La sfida principale nella preparazione di un prodotto per supportare PCI Express 5.0 sarà legata alla lunghezza del canale.Maggiore è la velocità del segnale, maggiore è la frequenza portante del segnale trasmesso attraverso la scheda PC.Due tipi di danni fisici limitano la misura in cui gli ingegneri possono propagare i segnali PCIe:

· 1. Attenuazione del canale

· 2. Riflessioni che si verificano nel canale a causa delle discontinuità di impedenza nei pin, connettori, fori passanti e altre strutture.

La specifica PCIe 5.0 utilizza canali con attenuazione di -36dB a 16 GHz.La frequenza 16 GHz rappresenta la frequenza Nyquist per segnali digitali da 32 GT/s.Ad esempio, quando si avvia il segnale PCIe5.0, potrebbe avere una tensione picco-picco tipica di 800 mV.Tuttavia, dopo aver attraversato il canale consigliato di -36 dB, si perde ogni somiglianza con un occhio aperto.Solo applicando l'equalizzazione basata sul trasmettitore (deaccentuazione) e l'equalizzazione del ricevitore (una combinazione di CTLE e DFE) il segnale PCIe5.0 può passare attraverso il canale del sistema ed essere interpretato accuratamente dal ricevitore.L'altezza minima prevista per gli occhi di un segnale PCIe 5.0 è 10 mV (post-equalizzazione).Anche con un trasmettitore a basso jitter quasi perfetto, un'attenuazione significativa del canale riduce l'ampiezza del segnale al punto in cui qualsiasi altro tipo di danno al segnale causato dalla riflessione e dalla diafonia può essere chiuso per ripristinare l'occhio.