- Introduzione alle specifiche PCIe 5.0
La specifica PCIe 4.0 è stata completata nel 2017, ma non è stata supportata dalle piattaforme consumer fino alla serie Rydragon 3000 a 7 nm di AMD; in precedenza, solo prodotti come supercomputer, storage ad alta velocità di classe enterprise e dispositivi di rete utilizzavano la tecnologia PCIe 4.0. Sebbene la tecnologia PCIe 4.0 non sia ancora stata applicata su larga scala, l'organizzazione PCI-SIG sta da tempo sviluppando una versione PCIe 5.0 più veloce: la velocità del segnale è raddoppiata dagli attuali 16 GT/s a 32 GT/s, la larghezza di banda può raggiungere i 128 GB/s e la specifica versione 0.9/1.0 è stata completata. La versione v0.7 dello standard PCIe 6.0 è stata inviata ai membri e lo sviluppo dello standard è sulla buona strada. La velocità di pin del PCIe 6.0 è stata aumentata a 64 GT/s, ovvero 8 volte quella del PCIe 3.0, e la larghezza di banda nei canali x16 può superare i 256 GB/s. In altre parole, l'attuale velocità del PCIe 3.0 x8 richiede un solo canale PCIe 6.0 per essere raggiunta. Per quanto riguarda la versione 0.7, il PCIe 6.0 ha raggiunto la maggior parte delle funzionalità originariamente annunciate, ma il consumo energetico è ulteriormente migliorato.d, e lo standard ha introdotto di recente la configurazione di potenza L0p. Naturalmente, dopo l'annuncio del 2021, PCIe 6.0 potrebbe essere disponibile in commercio non prima del 2023 o 2024. Ad esempio, PCIe 5.0 è stato approvato nel 2019, e solo ora si stanno iniziando a verificare i casi di applicazione.
Rispetto alle specifiche standard precedenti, le specifiche PCIe 4.0 sono arrivate relativamente tardi. Le specifiche PCIe 3.0 sono state introdotte nel 2010, 7 anni dopo l'introduzione di PCIe 4.0, quindi la durata delle specifiche PCIe 4.0 potrebbe essere breve. In particolare, alcuni fornitori hanno iniziato a progettare dispositivi di livello fisico PCIe 5.0 PHY.
L'organizzazione PCI-SIG prevede che i due standard coesisteranno per un certo periodo e che PCIe 5.0 sia utilizzato principalmente per dispositivi ad alte prestazioni con requisiti di throughput più elevati, come GPU per l'intelligenza artificiale, dispositivi di rete e così via, il che significa che è più probabile che PCIe 5.0 venga utilizzato in ambienti data center, reti e HPC. I dispositivi con requisiti di larghezza di banda inferiori, come i desktop, possono utilizzare PCIe 4.0.
Per PCIe 5.0, la velocità del segnale è stata aumentata dai 16 GT/s di PCIe 4.0 a 32 GT/s, utilizzando ancora la codifica 128/130, e la larghezza di banda x16 è stata aumentata da 64 GB/s a 128 GB/s.
Oltre a raddoppiare la larghezza di banda, PCIe 5.0 apporta altre modifiche, modificando il design elettrico per migliorare l'integrità del segnale, la retrocompatibilità con PCIe e altro ancora. Inoltre, PCIe 5.0 è stato progettato con nuovi standard che riducono la latenza e l'attenuazione del segnale sulle lunghe distanze.
L'organizzazione PCI-SIG prevede di completare la versione 1.0 della specifica nel primo trimestre di quest'anno, ma può sviluppare standard, ma non può controllare quando il dispositivo terminale verrà introdotto sul mercato. Si prevede che i primi dispositivi PCIe 5.0 debutteranno quest'anno e che altri prodotti arriveranno nel 2020. Tuttavia, la necessità di velocità più elevate ha spinto l'organismo di standardizzazione a definire la prossima generazione di PCI Express. L'obiettivo di PCIe 5.0 è aumentare la velocità dello standard nel più breve tempo possibile. Pertanto, PCIe 5.0 è progettato semplicemente per aumentare la velocità fino allo standard PCIe 4.0, senza altre novità significative.
Ad esempio, PCIe 5.0 non supporta i segnali PAM 4 e include solo le nuove funzionalità necessarie per consentire allo standard PCIe di supportare 32 GT/s nel più breve tempo possibile.
Sfide hardware
La sfida principale nella preparazione di un prodotto che supporti PCI Express 5.0 sarà legata alla lunghezza del canale. Maggiore è la velocità del segnale, maggiore è la frequenza portante del segnale trasmesso attraverso la scheda PC. Due tipi di danni fisici limitano la propagazione dei segnali PCIe:
· 1. Attenuazione del canale
· 2. Riflessioni che si verificano nel canale a causa di discontinuità di impedenza nei pin, nei connettori, nei fori passanti e in altre strutture.
La specifica PCIe 5.0 utilizza canali con attenuazione di -36 dB a 16 GHz. La frequenza di 16 GHz rappresenta la frequenza di Nyquist per segnali digitali a 32 GT/s. Ad esempio, all'avvio del segnale PCIe 5.0, potrebbe avere una tensione picco-picco tipica di 800 mV. Tuttavia, dopo aver attraversato il canale consigliato a -36 dB, si perde qualsiasi somiglianza con un occhio aperto. Solo applicando l'equalizzazione basata sul trasmettitore (de-accentuazione) e l'equalizzazione del ricevitore (una combinazione di CTLE e DFE) il segnale PCIe 5.0 può attraversare il canale di sistema ed essere interpretato accuratamente dal ricevitore. L'altezza minima prevista dell'occhio per un segnale PCIe 5.0 è di 10 mV (post-equalizzazione). Anche con un trasmettitore a basso jitter quasi perfetto, un'attenuazione significativa del canale riduce l'ampiezza del segnale al punto che qualsiasi altro tipo di danno al segnale causato da riflessione e diafonia può essere risolto per ripristinare l'occhio.
Data di pubblicazione: 06-07-2023
