- Introduzione alle specifiche PCIe 5.0
La specifica PCIe 4.0 è stata completata nel 2017, ma non è stata supportata dalle piattaforme consumer fino alla serie Rydragon 3000 a 7 nm di AMD. In precedenza, solo prodotti come supercomputer, storage ad alta velocità di classe enterprise e dispositivi di rete utilizzavano la tecnologia PCIe 4.0. Sebbene la tecnologia PCIe 4.0 non sia ancora stata applicata su larga scala, l'organizzazione PCI-SIG sta sviluppando da tempo una versione più veloce, la PCIe 5.0, con una velocità di trasmissione raddoppiata dagli attuali 16 GT/s a 32 GT/s, una larghezza di banda che può raggiungere i 128 GB/s e la versione 0.9/1.0 della specifica è stata completata. La versione 0.7 del testo dello standard PCIe 6.0 è stata inviata ai membri e lo sviluppo dello standard procede secondo i piani. La velocità di pin del PCIe 6.0 è stata aumentata a 64 GT/s, ovvero 8 volte quella del PCIe 3.0, e la larghezza di banda nei canali x16 può superare i 256 GB/s. In altre parole, per raggiungere la velocità attuale del PCIe 3.0 x8 è sufficiente un solo canale PCIe 6.0. Per quanto riguarda la versione 0.7, il PCIe 6.0 ha implementato la maggior parte delle funzionalità inizialmente annunciate, ma il consumo energetico necessita di ulteriori miglioramenti.d, e lo standard ha recentemente introdotto il dispositivo di configurazione di alimentazione L0p. Naturalmente, dopo l'annuncio nel 2021, PCIe 6.0 potrebbe essere disponibile commercialmente al più presto nel 2023 o nel 2024. Ad esempio, PCIe 5.0 è stato approvato nel 2019, ed è solo ora che esistono casi di applicazione.
Rispetto alle precedenti specifiche standard, le specifiche PCIe 4.0 sono arrivate relativamente tardi. Le specifiche PCIe 3.0 sono state introdotte nel 2010, 7 anni dopo l'introduzione di PCIe 4.0, quindi la durata di vita delle specifiche PCIe 4.0 potrebbe essere breve. In particolare, alcuni produttori hanno già iniziato a progettare dispositivi con livello fisico PHY PCIe 5.0.
L'organizzazione PCI-SIG prevede che i due standard coesisteranno per un certo periodo, e il PCIe 5.0 viene utilizzato principalmente per dispositivi ad alte prestazioni con requisiti di throughput più elevati, come GPU per l'intelligenza artificiale, dispositivi di rete e così via. Ciò significa che è più probabile che il PCIe 5.0 venga utilizzato in ambienti di data center, reti e HPC. I dispositivi con minori requisiti di larghezza di banda, come i computer desktop, possono utilizzare il PCIe 4.0.
Per PCIe 5.0, la velocità del segnale è stata aumentata dai 16 GT/s di PCIe 4.0 a 32 GT/s, utilizzando ancora la codifica 128/130, e la larghezza di banda x16 è stata aumentata da 64 GB/s a 128 GB/s.
Oltre a raddoppiare la larghezza di banda, PCIe 5.0 introduce altre modifiche, tra cui un miglioramento della progettazione elettrica per ottimizzare l'integrità del segnale, la retrocompatibilità con PCIe e altro ancora. Inoltre, PCIe 5.0 è stato progettato con nuovi standard che riducono la latenza e l'attenuazione del segnale su lunghe distanze.
L'organizzazione PCI-SIG prevede di completare la versione 1.0 della specifica nel primo trimestre di quest'anno, ma può sviluppare gli standard, non può controllare quando i dispositivi terminali verranno introdotti sul mercato, e si prevede che i primi dispositivi PCIe 5.0 debutteranno quest'anno, e altri prodotti appariranno nel 2020. Tuttavia, la necessità di velocità più elevate ha spinto l'organismo di standardizzazione a definire la prossima generazione di PCI Express. L'obiettivo del PCIe 5.0 è aumentare la velocità dello standard nel minor tempo possibile. Pertanto, il PCIe 5.0 è progettato semplicemente per aumentare la velocità allo standard PCIe 4.0 senza altre nuove funzionalità significative.
Ad esempio, PCIe 5.0 non supporta i segnali PAM 4 e include solo le nuove funzionalità necessarie per consentire allo standard PCIe di supportare 32 GT/s nel minor tempo possibile.
Sfide hardware
La sfida principale nella preparazione di un prodotto compatibile con PCI Express 5.0 sarà legata alla lunghezza del canale. Maggiore è la velocità del segnale, maggiore è la frequenza portante del segnale trasmesso attraverso la scheda PC. Due tipi di danni fisici limitano la misura in cui gli ingegneri possono propagare i segnali PCIe:
· 1. Attenuazione del canale
· 2. Riflessioni che si verificano nel canale a causa di discontinuità di impedenza in pin, connettori, fori passanti e altre strutture.
La specifica PCIe 5.0 utilizza canali con attenuazione di -36 dB a 16 GHz. La frequenza di 16 GHz rappresenta la frequenza di Nyquist per segnali digitali a 32 GT/s. Ad esempio, all'avvio del segnale PCIe 5.0, può presentare una tensione picco-picco tipica di 800 mV. Tuttavia, dopo aver attraversato il canale con attenuazione di -36 dB, qualsiasi somiglianza con un diagramma a occhio aperto viene persa. Solo applicando l'equalizzazione a livello del trasmettitore (de-accentuazione) e l'equalizzazione a livello del ricevitore (una combinazione di CTLE e DFE) il segnale PCIe 5.0 può attraversare il canale di sistema ed essere interpretato correttamente dal ricevitore. L'altezza minima prevista del diagramma a occhio di un segnale PCIe 5.0 è di 10 mV (dopo l'equalizzazione). Anche con un trasmettitore a basso jitter quasi perfetto, una significativa attenuazione del canale riduce l'ampiezza del segnale al punto che qualsiasi altro tipo di danno al segnale causato da riflessioni e diafonia può essere eliminato per ripristinare il diagramma a occhio.
Data di pubblicazione: 6 luglio 2023
